ChatGPT

6nm FinFET IC 佈局注意事項及參考範例

執行摘要


- 6nm 節點的 FinFET 佈局受製程限制嚴格：採用多重曝光（EUV/SADP/SAQP）等光罩技術，設計規則（RDR）增多，格點（Fin間距、Poly間距）固定。佈局時需遵守金屬、介電及Fin格線要求，並避免非法間距和缺陷。
- 關鍵幾何參數：FinFET 的有效通道寬度為 **2×鰭片高度 (H_{FIN}) + 鰭片寬度 (W_{FIN})**【85†】。在圖示 FinFET 晶體管陣列中，每一元件高度固定，多根鰭片串接產生量化寬度 [1] [2]。
- 佈局密度與空間：由於 Fin 網格(≈30nm)與 Poly 網格(≈50nm)量化寬度，器件尺寸以多鰭片平行結構增加寬度。版圖設計需考慮金氧擴散（OD）密度、填充(dummy)及密度梯度要求，並可能需要手動填充以符合 RDR [3]。
- 其他注意事項：須考慮 FinFET 寄生效應（高源/汲極串聯電阻、低結電容）、晶格應力變異導致的電流偏差（隣近鰭片及柵距變化可引起驅動電流 ±10%以上波動 [4]）、自發熱與可靠度（FinFET 因絕緣體散熱差容易自熱 [5] [6]），以及 EM/IR 問題（細線高電流密度導致電阻降與電遷移風險 [7]）。光罩/製程相關：FinFET 版圖必須符合雙/多重曝光、光刻相位、拉曼干涉修飾（RET）等要求 [8] [3]。
- 可用資源：公開的 7nm FinFET PDK 和模型可供參考。例如亞利桑那州立大學的 ASAP7 PDK 含 BSD 授權的 FinFET BSIM-CMG 模型及 7.5-TRACK 標準單元 [9]；明尼蘇達大學 PTM 提供 7nm FinFET 高速/低功率模型 [10]；AnalogICDesign 網站提供 7nm FinFET 範例 netlist（HSpice/LTSpice） [11]。此外，有學術團隊（如 InquireLab）以 MIT 授權開源包含 FinFET 模型的電路範例 [12]。
- 報告結構：首先詳述 6nm FinFET 版圖設計的設計規則與製程限制；接著列出各項技術重點（幾何參數、密度、寄生、應力/熱/可靠度、EM/IR、光罩DFM/DFT 等），並輔以數據/範例；然後彙整公開論文與技術報告重點及引用；最後介紹可用 SPICE 模型與電路範例，包括範例Netlist及模擬設定，並以流程圖說明模型到驗證的步驟。所有重要信息均附上來源引用。

6nm/FinFET 佈局關鍵注意事項

- **製程限制與設計規則 (RDR)**：FinFET 推進到6nm節點時，製程採用極紫外(EUV)及自對準多重曝光技術，使設計規則變得極為嚴苛。版圖必須遵循固定的 Fin 網格（每個 Fin 間距約30nm）和門線網格（Poly 間距約50nm） [13]。每個 Fin 的位置與寬度受限，器件寬度只能以整數個 Fin 增加。Synopsys 報告指出，FinFET 導致受限設計規則（RDR）的數量大幅增加，除光刻外，高縱橫比蝕刻與結構強度限制也加劇了規則複雜度 [8] [14]。換言之，以往平面 CMOS 的寬度(L 或 W) 調整自由度在 FinFET 中消失（只有多 Fin 複合、或靠 L/HFIN 比來改變等效寬度），需要特殊規則驅動的佈局工具來處理上百條規則 [8] [14]。典型舉例：FinFET 設計時要在 Fin 間至少留有最小空間以避免非法圖形，柵極間的間距也受到雙重曝光拼色（DPT/SADP）等限制。TSMC N7/N6 等級的版圖多採用自對準四重（SAQP）或雙重圖形，每層金屬連線亦需分色，需保持可染色性，避免不連續導致製程失敗。

- **佈局密度與填充**：FinFET 製程一般要求最小和最大密度、以及密度梯度限制，並且多套光罩的可視化密度要求苛刻。ASICnorth 部落格指出，高級節點下版圖的密度梯度和最大/最小密度限制非常嚴格，且多重曝光使得多層要同時滿足規則，常需手動或智慧填充(dummy fill)以補償密度不均 [3]。例如，Poly/Diffusion層的最低填充比及最大空洞大小都受限，Polysilicon圖形周圍必須埋入填充柵線以確保密度均勻。若填充不當，將引入局部壓力變化與製程變異。DFM 角度看，必須以 RDR 為驅動的自動化填充或人工規則填補策略 [3]。在佈局時也要避免窄長金屬夾在空白區，最終版圖至少需符合氧化層均勻度要求（通常要求每個粉碎窗口中 Fill Density 在±5-10% 範圍）。

- **閘極/鰭片/源極/汲極幾何**：FinFET 的主要幾何參數包括鰭片高度 H_{FIN}、鰭片本體厚度 T_{si} (即原始矽薄厚)、通道長 L（等同門長），以及金屬柵寬度。圖示 FinFET 12晶體管陣列



說明了有效通道寬度 W_{eff} ≈ 2×H_{FIN} + W_{FIN}；也就是說每根 Fin 的高度決定了雙面通道寬度（Front/Back Gate 都控制通道），而每根 Fin 本身厚度又視為「凸出的體寬」。在圖中，紅色區塊為源/漏，綠色為柵極(poly)。該示意圖揭示：要加大器件寬度只能串接更多 Fin，同時每串接一組 Fin 便增加兩倍的通道寬度 [1] [2]。例如，一個基本的 INV1X 單元可能使用 2 根 N-fins 和 3 根 P-fins 以平衡拉高/拉低延遲（近閾值運作下的 FinFET 模型顯示，高頻應用時需要更多 P-fins 來匹配 N-fins 的電流 [2]）。此外，因 FinFET 為三維結構，其 Fin 高度需保持在可蝕刻的範圍內（一般 H_{FIN} 約 30–40nm），而通道長也受到最小平片設計規則限制（例如 N7 光罩的有效 L 通常在 20–30nm 左右）。鑑於量化特性，設計時必須在繞線網格下擺放成串聯的 Fin 阵列，不允許任意選擇連續的 W 或 L。

- **電源/地網格佈局**：FinFET 高開關速度和密集佈局帶來顯著電流密度，因此電源層（V_{DD}）及地層（VSS/接地）的網格必須加強。常見做法是在每相鄰多個單元間增加寬闊的金屬匯流條，並保證電源金屬層厚度及覆蓋覆磚能力良好，以降低 IRdrop。元件排布時要均勻分佈接地/電源觸點（金屬孔）以避免長距離金屬線上的高壓降。由於 FinFET 具有低串聯電阻特性，理想上希望源極/汲極直接連到電源層以減少串聯，但製程上常需要設計特殊擴散塊（S/D Landing Pads）再加疊金屬連接，以符合分色佈局要求。因此，設計者應評估 DMOS 層的佈局和電源網格，確保柵極與 Fin 組合不對電源層產生過大跳線。同時，為了滿足 EM（電遷移）可靠度，通常使用較粗的多線並聯電源線路，並根據 EDA 工具估算最大電流以避開過度電流密度風險。FinFET 在平面內電流可高達數十μA/μm（快切換下電流峰值更高），若功率網阻抗過大將造成顯著延遲和穩定度問題。

- **寄生電容/電阻**：FinFET 的寄生元件與平面 MOSFET 略有不同。由於 Fin 採高長寬比結構，源漏區散熱不佳，但每根 Fin 的面積小，單位通道寄生結電容（C_j）較低、而通道兩側頂沿累積更高的 S/D 串聯電阻 [1]。具體而言，FinFET 的 S/D 鉗制元件導線電阻 (R_{sd}) 通常比等效平片 FET 高，因為通道高度拉長。對電容而言，FinFET 的柵-源/汲寄生電容相對較小，這有助於降低負載能力。然而，P/N 偏移、Fin 間干擾和較大的柵下/柵上寄生電容（Gate capacitance）仍需在版圖下進行電容抽取時予以精確計算。設計建議包括：盡量使所有 Fin 布局對齊同一方向、限制不必要的交叉地層等間距，並於敏感結構（如 SRAM 單元）增設隔離。AnalogNorth 報告亦提醒，FinFET 的布圖變異會導致寄生參數敏感，需要嚴格控制異常模式並檢驗拉曼干涉等問題 [3] [1]。

- **熱效應與可靠性**：FinFET 由於渠道薄、接觸面積小且被絕緣材料包覆，熱量散逸不佳。報告指出，FinFET 的光子邊界散射導致散熱不良，很容易產生自發熱效應 [5] [6]。具體來說，當晶片上某區域大電流切換頻繁時，局部溫度可能顯著升高而引發器件性能退化。自發熱效應可能減小驅動電流並降低移動率，甚至導致可靠度問題。另一方面，大電流密度也帶來電阻降 (IR drop) 與電遷移 (EM) 風險。IR drop 可能造成功率網路電壓降低，拖慢電路速度並縮小雜訊裕量；電遷移則會使高電流路徑中的金屬原子移動，產生空洞或隆起而造成線路開路或短路 [7]。因此，版圖中需要在長金屬線路和交叉點處加強打線 (加粗匯流)，保持適當的金屬層厚度及佈線冗餘（例如多條並聯），並在高功率區配置溫度或電流監測結構以避免失效。 [7] [5]

- **製程變異與電性變動 (Variation/Corner)**：隨著特徵尺寸下降，製程變異（線寬變化、Fin 間距偏差）對器件性能影響更大。研究顯示，在 7nm FinFET 中，柵距及 Fin 間距的小偏差（±10%範圍）即能導致 NMOS 驅動電流下降約 13% [4]。主要原因是晶格應力(有助於提升空穴/電子遷移率)的非線性調變：例如增大 Poly 間距可加大 SiGe 源漏區生長體積，使 pMOS 的壓縮應力增強而電流上升 [15] [4]。因此，版圖中柵極和鰭片的相對位置需非常準確，且要考慮應力泵浦結構（PMOS 可加入 SiGe 區）等對性能的影響。對於製程角度（角落），必須執行 TCAD 模擬及版圖確認，以涵蓋溫度、供應電壓降、通道雜質等變異情形。

- **EM/IR 設計考量**：如前述，FinFET 類比電流密度高，需特別處理電流分布。電源層應採用低電阻金屬（例如銅或近地殼）並多層加大截面以降低整體電阻。而 EM 方面，製程中使用的 Cu 線易受高密度脈衝電流影響，設計上要限制單線電流密度低於可靠度閾值，並可加入守護金屬層。這與設計準則息息相關：必須在版圖規範中標明最大電流承載量與最小線寬/間距，且驗證期間納入 EM/IR 分析。

- **光罩與製程限制 (DPT/LE/RET)**：6nm 版圖需滿足先進製程的光學要求。多重曝光技術（SADP、SAQP）要求多層圖形間呈現可染色設計，即相鄰特徵必須有一定的間隔和排列規律。縮影增強（RET）則規定了多餘圖形的使用（dummy fill）、圖形對稱性及 OPC 修飾。版圖設計須避免不連續或尖銳角形，優先使用規則化圖形（如直通多邊形）以提高可打印性。對於柵極和接觸孔等關鍵層，某些製程可能要求二次曝光或自對準工藝，對應版圖要預留必要的區域和標記。例如，如使用自對準鰭片工藝，設計時需留意鰭片保護層與基板對齊誤差；多重曝光中金屬層可能分色，需在 GDS 中為奇偶行標記不同顏色。這些限制往往只在 Foundry 的 DRC 手冊中說明，設計者必須與 PDK/DRC 文件對照。

- **DFM/DFT 要點**：設計-for-Manufacturability (DFM) 在 FinFET 佈局中更為重要，如需添加源極/汲極阻抗測試結構、準備測試屏障及 IDDQ 測試點等。一般遵循填充規則（多餘的柵與多餘的金屬）來均勻化製程效果，也要計算走線密度、鄰近效應等。DFT 方面，由於 FinFET 多為數位和混合信號電路，相同於平面工藝的掃描鏈、設計-for-test (DFT) 技術大部分沿用，只是要確保測試點的 FinFET 也符合上文所述的製程限制。

FinFET SPICE 模型與範例電路

- **公開 SPICE 模型**：目前公開的資源多來自學術和研究團隊，例如：明尼蘇達大學的 Predictive Technology Model (PTM) 提供 7nm FinFET 模型（包含高性能 HP 和低功耗 LSTP 變種，基於 BSIM-CMG） [10]。這些模型可用於 HSPICE/NGSpice 等模擬，限制一般只為學術研究。亞利桑那州立大學開發的 ASAP7 PDK (7nm FinFET)，授權 BSD-3，內含 BSIM-CMG 模型與 7.5-TRACK 標準單元庫，可作設計驗證 [9]。AnalogICDesign 網站也公開了 7nm FinFET 模型範例及對應 HSPICE/LTSpice 範例網表 [11]，供使用者參考。
- **GitHub/Paper 附件**：例如 InquireLab 的 7nm FinFET 神經元設計開源庫 (MIT 授權) [12]，包含修改過的 ASAP7 模型和範例電路，可直接用 NGSpice 執行。其他 GitHub 倉庫（如 ASAP7 標準單元示例）可能含有庫文件，但多為專案私有，須留意授權與可用性。許多學術論文的附錄也有驗證用小電路的 netlist，但因多為論文結果展現而非完整版圖，不易直接套用。
- **Netlist 檔案**：已知的開放範例包括：AnalogICDesign 提供的 7nm FinFET netlist（Zip 檔例示 HSPICE/LTSpice 使用） [11]；OSChina 上有用 PTM 7nm 模型撰寫的 Inverter/Chain 範例（示例如

`M1 out in vdd vdd PMOS_7nm_HP W=20n L=7n`）可用作參考（此處不直接引用，但可作教學案例）。實作時，可使用上述模型組合，編寫如下一個簡單 Inverter 範例：

```
* 6nm FinFET 反相器範例網表 (SPICE)
M1 out in vdd vdd PMOS_7nm_HP W=20n L=6n   ; 兩根 P-Fin 串接（W=2*Hfin≈20nm）
M2 out in 0   0   NMOS_7nm_HP W=10n L=6n   ; 一根 N-Fin（W≈10nm）
Cload out 0 1e-15                  ; 負載電容 1fF
Vin in 0 PULSE(0 0.7 0 1p 1p 1n 2n)      ; 輸入脈衝 0→0.7V，快速上升/下降
Vdd vdd 0 0.7                      ; 供電 0.7V
.options temp=25 nomod             ; 模擬溫度 25°C
.tran 0.1n 5n                      ; 5ns 瞬態分析
.end
```

- **說明**：上述網表假定使用基於 ASAP7/PTM 的 `PMOS_7nm_HP` 和 `NMOS_7nm_HP` 模型（高效能型），設定道壓VDD=0.7V，溫度25°C。可以透過 NGSpice 讀入模型檔後直接模擬。測量項目可包含上/下沿延遲、輸出高/低電平等。建議進行 Monte Carlo 模擬或變異模擬以驗證 FinFET 的變異敏感度。

- **仿真驗證**：完成網表後，在本地使用 NGSpice 或 HSPICE 執行，可觀察反相器延遲、切換閾值等。可用 `.measure` 命令提取上升延遲（`t_rise`）與下降延遲（`t_fall`）；注意檢查電流峰值與功耗，並與文獻結果(如 ASAP7 公布的標準單元延遲)進行比對，以驗證模型可行性。若模型含多殘留參數，可搭配 `.step param` 掃描不同角落。

SPICE 模型到驗證的流程圖

使用流程圖說明 FinFET 模型取得到模擬驗證的步驟：

```
flowchart TD
    A[取得 FinFET SPICE 模型\n(e.g. PTM 7nm, ASAP7)] --> B[設定 SPICE 環境\n(如 NGSpice 啟用 BSIM-CMG)];
    B --> C[撰寫電路 Netlist\n(如 Inverter, 標準單元)];
    C --> D[設定模擬條件\n(電源、溫度、輸入訊號)];
    D --> E[執行 SPICE 模擬];
    E --> F[結果分析\n(延遲、功耗、I<sub>on</sub> 等)];
```

資源與論文清單比較

資源 (來源)	年份	主要貢獻	提供數據/模型	連結	授權/備註
Rossoni 等 (IEEE TED)	2026	7nm FinFET 門距/鰭距變化對性能影響量化	門距變化引起 NMOS 電流降 13%、PMOS 電流變化 -11~+7% [4]	論文摘要 (需訂閱)	IEEE 會議 /期刊 (付費)
Loke (ISSCC 教程)	2020	FinFET 物理與佈局設計綜述 (多 Fin、量化寬度、高熱等)	FinFET 特性 (高 I_on、量化寬度、高 R_sd、低 C_j) [1]	研究門檻短文摘 (須請求PDF)	工具廠商/研究簡報

資源 (來源)	年份	主要貢獻	提供數據/模型	連結	授權/備註
Karimi 等 (Micromachines)	2024	FinFET 綜合評論：器件結構、挑戰與應用	FinFET 寄生電容結構圖與說明	全文 PDF	開放存取 (CC BY)
Synopsys (技術白皮書)	2012	FinFET 設計機遇與挑戰 (中文翻譯)	設計規則影響、RDR數量、工具需求等	PDF	Synopsys 白皮書，免費
Synopsys IP (技術公報)	2013	FinFET 設計洞察：製造與可靠性	FinFET 挑戰（量化寬度、製程容差、老化問題）	文章	Synopsys 網站，免費
ASIC North (部落格)	2017	FinFET 佈局指南：量化寬度、密度要求、守規建議	Fin/Poly 網格、密度填充、終止結構示例	文章	工具廠商部落格，免費
PTM (明大微電子實驗室)	2012	預測模型：7nm 多柵體晶片 SPICE 模型	提供 7nm FinFET HP/LSTP BSIM-CMG 模型 [10]	PTM 頁面	學術用途免費 (版權歸明大所有)
OpenROAD/ASAP7 (ASU)	2016	7nm FinFET 預測 PDK (ASAP7)	BSIM-CMG 模型、7.5T 單元庫 [9]	GitHub ASAP7	BSD-3開源，可商用
AnalogICDesign 網站	2019	FinFET SPICE 模型範例 (書籍附錄)	7nm FinFET 範例 HSPICE/LTSpice 網表 [11]	模型下載	個人網站，免費 (僅提供示例)
InquireLab (GitHub)	2022	開源 7nm FinFET 神經元設計 (SPICE 模型)	基於 ASAP7 的 FinFET 模型與示例電路 [12]	GitHub Repo	MIT 開源，可用於研究/教學

以上資源中，若為商業模型（例如台積電 N6 PDK）則不對外公開，僅列舉作為參考。表中所列模型和資料大多為學術或開源提供，用途通常限於學術與設計驗證。

參考資料： 報告內文所引用之文獻和技術文件包括 Rossoni et al. [4]、Loke (ISSCC) [1]、Karimi et al. [16]、Synopsys 白皮書 [8]、Synopsys IP 記事 [14]、ASIC North 部落格 [13] [3]、PDF Solutions/University of Brescia 研究 [4]、明大 PTM 官網 [10]、ASU ASAP7 發表 [9] 等，詳見上表與文中連結。報告中的技術示意圖來源標注於各節。

---

[1] [5] (PDF) Device and physical design considerations for circuits in finFET technology (invited short course)
https://www.researchgate.net/publication/366594532_Device_and_physical_design_considerations_for_circuits_in_finFET_technology_invited_short_course

[2] Paper Title (use style: paper title)
http://www.mpedram.com/Papers/FinFET-powdensity-igcc14.pdf

[3] [13] FinFET Technology and Layout - Part 1 | ASIC North
https://www.asicnorth.com/blog/part-one-finfet-technology-and-layout/

4 Impact of the Gate and Fin Space Variation on Stress Modulation and FinFET Transistor Performance | Request PDF
https://www.researchgate.net/publication/399713221_Impact_of_the_Gate_and_Fin_Space_Variation_on_Stress_Modulation_and_FinFET_Transistor_Performance

6 7
https://www.technoarete.org/common_abstract/pdf/IJERECE/v9/i8/Ext_53498.pdf

8 基于FinFET的设计: 机遇与挑战
https://www.synopsys.com/content/dam/synopsys/china/whitepapers/designing_with_finfets_wp_cn.pdf

9 GitHub - The-OpenROAD-Project/asap7 · GitHub
https://github.com/The-OpenROAD-Project/asap7

10 PTM
https://mec.umn.edu/ptm

11 Model Files – Learning Microelectronics
https://analogicdesign.com/students/netlists-models/model-files/

12 GitHub - INQUIRELAB/7nm-FinFet-Spiking-Neuron-Simulations: 7 Nanometer FinFET based spiking neurons. Utilizing the Leaky Integrate and Fire, Axon-Hillock, and Morric-Lecar models; this repository serves to lay the foundation for further research in small scale artificial neurons. Custom spice models and helpful python tools are included. · GitHub
https://github.com/INQUIRELAB/7nm-FinFet-Spiking-Neuron-Simulations

14 FinFET Design Insights and Reliability | Synopsys IP
https://www.synopsys.com/articles/finfet-design.html

15 How Gate and Fin Spacing Variations Impact FinFET Performance: New Insights from 7nm Technology - PDF Solutions
https://www.pdf.com/how-gate-and-fin-spacing-variations-impact-finfet-performance-new-insights-from-7nm-technology/

16 Parasitic capacitances of a FinFET [7]. | Download Scientific Diagram
https://www.researchgate.net/figure/Parasitic-capacitances-of-a-FinFET-7_fig5_384382377